※ [本文轉錄自 Electronics 看板 #1W6_l7AY ]
作者: andyping (19930905) 看板: Electronics
標題: [問題] 5 pin pmos ?
時間: Thu Feb 4 21:51:01 2021
目前在試新製程的layout
昨天突然遇到spice寫法pmos5pin
真的有這個東西嗎？
xmp0 d g s b sub model w=? L=?
一般常理而言應該是4pin吧
想請教有遇過的前輩?
因為他的layout diff就分兩個layer pdiff ndiff 之類的
有些製程考量的原因導致要分開嗎？
我是原po 目前在弄layout 但看到有5pin的mos 請問算很常見的元件嗎？

drain gate source body是基本的 p body接body vddnbody接gnd 但他告訴我最後sub接gnd的用意是指?

x開頭是subckt，這顆MOS裏頭可能有其他寄生元件 ex: diode

感覺不是啊 我spi有宣告.subckt model name d g s b sub跟寄生元件感覺無關 而且他diff分兩個我最近看到有點傻眼 正常layout active region只會一層layer表示 然而跑lvs如果用正常pmos寫法他會missing instance更正 我是拿他製程的cdl呼叫進去的

sub 不就是 substrate?

對啊

是有deep nw的製程嗎

我比較想知道的是p sub接地一般不用寫吧 但是昨天遇到的spice 要加 不然lvs會missing instance我是不知為何這個製程需要多此一舉啦?

其實也有5t,6t的MOSFET,可以吧well結構畫看看應該可以知道

psub to nwell 有寄生 diode 第五隻腳就是 psub pin.

瞭解了 那為何4 pin mos可以不用寫呢？

dnw只有nmos才有吧

目前已解 應該是BCD製程的原因

5 terminal 的MOS很多 不是只有bcd才有 RF也有類似的元件 看spice model 怎麼做 基本上LVS就是跟著spice model

這文跟科技業的關係是 ？

不懂樓上噓什麼，這還是業界範疇的討論啊

樓樓上不知道spice 這種回覆情有可原

乞丐趕廟公XD

同意14樓

有些公司會在BCD 製程 出4T跟5T,甚至6T的 model 現在PMIC一堆high-side 應用客戶有各種抬壓需求 有的抬在P-SUB有的抬在DNW有的要在Source 抬,整合很崩潰每次都要幫客戶量測他的需求,客戶也會不爽你們的DSM 這麼難用,所以才衍生出這些5隻腳6隻腳的model

幹！ 蔡逼八！！！ 你隨便一個類比IC mos外圍要掛幾個Diode breakdown多大你爽就好 5T 6T很常見好嗎！GG model team 就包含LVS PDK SPICE而且我們ATD 也會鎖BV 你不懂直接在會議問就好啦！

去問FAB怎麼定義不就好了....好笑的是板上也都是學生回答不了你的問題..

應該是下面有墊一層HV_Well，主要應用在大面板LV 1.8V的LVP device

DNW

我覺得有些意見對的啦 謝謝指教

版上哪來那麼多學生，都老人了

一堆登入數破三千的老人很多XD