[理工] 計組pipeline

作者: tank123zzz (哇呼呼)   2019-03-25 18:43:41
不好意思我又來問問題了
計組真的讓人崩潰qq
1.
請問2,3選項分別是錯哪裡呢
https://i.imgur.com/BqqRQtk.jpg
2.
請問4選項哪裡錯了呢
https://i.imgur.com/5BCDxFf.jpg
3.
請問第一題的20+10+30+15的20是哪裡來的呢
應該是算ex那階段的時間吧
第二題為什麼我最後一條指令(sub)的第8個cycle要把ex改成id呢
應該沒有需要stall了吧
第四題的src2有清成0但為什麼src1沒有呢
https://i.imgur.com/GMBQPiq.jpg
https://i.imgur.com/tLCJDbS.jpg
4.
這題版上有很多人討論過了
我有找過還是不太懂
麻煩大神解答了
我的疑問是
如果說第一題的第一個bne
因為是exe要用到正確的暫存器資料
所以要在id階段stall
那為什麼第二題的第一個bne
不是照我這樣寫呢
因為是在id階段要用到正確的暫存器資料
所以要停在if
這樣停的cycle應該就是6,7
而不是7,8了吧
https://i.imgur.com/1QYijrQ.jpg
https://i.imgur.com/3Wv8wZe.jpg
https://i.imgur.com/Z54UxzO.jpg
https://i.imgur.com/aHWrrgg.jpg
5.
這個問題跟上一題有關
題目是預測會跳但實際沒跳
所以第一題bne之後的指令要隔好幾個cycle才接上來
那如果是預測不跳實際也不跳是不是就可以照正常放了呢
小弟不才 麻煩各位大神幫我了 謝謝!
作者: skyHuan (Huan)   2019-03-25 19:40:00
這屆進度怎麼都那麼快... 怕1. 是組合電路才對,序向電路是會受現在及過去輸入影響2. 不是compiler,BTB跟BHT是硬體
作者: tank123zzz (哇呼呼)   2019-03-25 20:13:00
感謝sky大大 考序向跟組合好數位邏輯qq 都忘光了嗚嗚因為太多人要跨考了 壓力好大 好怕考不上只能認真唸書了
作者: Dora5566 (咩休幹某)   2019-03-25 23:46:00
哇草 這進度真的有點快

Links booklink

Contact Us: admin [ a t ] ucptt.com