問題如圖
請問圖中寫total有65個clock cycles然後*64
為何除了第一個block以外其他的也是65個clock cycles呢?
send address│ │ send data idle │
1 2 2
200MHZ*300ns=60clock cycles
其他的不是應該不用send address，只有64個clock cycles嗎?
謝謝各位~感恩!!!