版上先進好，
最近在 104 上傳履歷後，收到瑞昱 IC Layout（APR工程師）職務的下週面試邀約
小弟 112 理工科碩，成績還過得去但非半導體研究也完全沒有作過 Layout 相關的經驗，
查了一下好像瑞昱都會有考白板題、專業和什麼 Latch-up 一堆第一次看到的名詞
想請問曾面試過此職務的版友們相關經驗，還有該怎麼準備才不會被洗臉太慘
還是其實是主管單純想找人罵 不用準備了？
謝謝各位 謝謝各位

找個沒念過電子學的來做layout...也不是不行啦...

有念過電子學電路學 但都是基本的而已頂多就是二極體 CMOS之類懂基本的程度

現在在案子收尾 進去很操 要即戰力 有問題私訊不過以你的資歷實在不用做這個……

好低 等我回家私訊您我弱弱新鮮人 現在是抱著多看多學的心態但還是怕被洗臉洗到崩潰 所以能準備還是要作

一日APR,終生APR,想清楚心理上做好準備想當design house內的萬年二軍角色沒菜鳥來說有基本觀念面試對應覺得你夠聰明可以培養機會就大了啦，要說準備什麼就數位電子學的部分看熟

那邊不會找一點概念都沒有的，別去浪費時間

R職缺layout跟 apr(實體)不是獨立開的嗎？原po是@@？

我也好奇為何會找我去XD打電話來說IC Layout 寄信的面談邀請信 APR工程師詳細我也不知

基本上就是看你學歷不錯找去做業積的，概念都不懂的很大機率打哈哈叫你等兩週無聲，除非你長相他覺得順眼或者是女性機會會高一點…

我也覺得有這可能哈哈若有面試過的前輩 拜託提醒一下曾經被問到的考題

這種等級做layout 太可惜了

想做啥，還是自己丟吧

有自己投 也有二面幾家談過薪水的了但對於瑞昱還是很戰戰兢兢到時候有機會在回來版上分享經驗 新鮮人真的沒有什麼等級好說嘴 前輩們太抬舉

真的覺得這個學歷不必做layout，你也知道…臺灣公司的layout沒有特別重視如上面所講，二軍。就算你真的進去了，可能也會受不了氣氛而走並不是說layout的專業不是專業，希望三思

好的 其實我看104上幾乎Layout都是大學以上 科系不拘就有點感覺了。經過板上前輩提醒後 我想這次就當作看看大公司的一次經驗會比較好爬文說好的Layout也是寶 但顯然我還沒到這個水準

好的什麼都是寶，但一樣定位還是二軍

APR真的就是design house的幕後人員

新鮮人的問題不會太深 大約有，RTL->GDS 中間的flow有哪些。STA setup hold。長tree前後的timing差異。什麼是skew。 route後的rc, si ,noise, effect。 congestion ,detour,antenna issue怎解。power plan怎麼規劃。IRdrop 。 power EM 。以及最後的PV祝你好運

幕後人員....所以特別操不意外 小弟謹記在心aszx75321大好猛 努力找查中

我也接到一樣的面試 一起加油

理工科碩應該不是資工相關的吧?不然怎麼會被找這職位那如果是電類相關 應該多少有概年才對 怎麼會完全沒概念不過如果不是eda組 被找這確實也滿奇怪的

不過APR的工作本來就不一定要EDA的才能做 反之亦然所以你說你沒概念其實說不太過去 如果真的去面試可能會被洗臉一下啦 因為確實也滿奇怪的如果不是年尾做業績 就是他以為你可以跑過去做APR結果要從頭帶 他要嘛收(因為前面有人說 門檻不高)要嘛嘴你一下掩飾自己的目的。不過你可能要看一下自己的履歷 為什麼會讓他想找你去面這個在你看來本來根本不會去面的職缺

Latch up 栓鎖效應，大多發生在I/o pin，如有power-gnd一迴路電路，經過大電壓或大電流trg，Pnp npn 瞬間大電流開關後開關無法正常導致大電流封鎖，鎖住的電流通常為normal的10倍以上，與ic esd設計有極大的關係，也就是常常有人會打tlp or Esd 來測試 是否有latch up fail ，小弟還看過解不過的latch up ic燒了幾百顆每週花快百萬進實驗室，最終rd 產品都雙雙離職.........

layout 和 apr 是不一樣的，不要混為一談。

不建議啦

layout 隨便大學cic上個課就能做了。apr通常都要碩士，尤其是先進製程。差很多

一樣4二軍啦，爭什麼

那設備怎麼辦？不如看版主的專長是什麼，如果是剛出社會第一份就選想做的啊，臺灣科技業除了代工G一時還想不出誰站的上一軍

不是designer,但做先進的apr薪水不輸