Re: [討論]python 為何在ic design 不能取代perl

作者: cyshowen (嘉義秀伊恩)   2016-03-19 23:44:22
※ 引述《ggggggh (ggggggh)》之銘言:
: perl 寫起來真的比python難懂
: 但是在ic design 大家都還是只用perl而不用python去取代
: 雖說perl的字串處理非常強大, 但應該python 也已經夠用了
: python 的好閱讀 好寫 真的比perl好用太多
: 還是有其他原因 ic design 非用perl不可呢?
認真回應你的文章好了
基本上你的問題我幾個月前剛好在國外網站看過
網址懶得縮 請自己連上去
http://www.arrowdevices.com/blog/3-reasons-why-verification-
engineers-should-use-python-instead-of-perl/
會用到 perl 和 python 大部分都是做 verification 和 regression
小豬屎屋用DIC人才都找不到好的人 會用makefile就要謝天謝地了
大豬屎屋有專門的CAD部門會去做 還是只要會makefile就好了
大部分的人,
會用Perl和Python大概就是研究所對有學
或對 Linux有興趣 或 本身是資工background,熟悉程式語言
台灣 電機 ICS 只要
學 C or C++ 做 FW
學 Verilog 寫 RTL 做 DIC
學 Hspice 寫 Netlist 做 AIC
學 Tool 操作 from 實驗室 or 專題 or CIC
晶片設計問題 同上
題外話:聽說業界的makefile都是交大研究所流出來的 XD
厲害的 DIC 具備
1. Verilog + SystermVerilog Assertion for 數位電路設計
2. Makefile or Perl or Python for 改善工作效率 and 彙整輸出檔
3. 熟悉 Tool 和 Debug 技巧 和 確實掌握Spec
小弟單純淺見 就這樣
作者: kamia (卡米亞)   2016-03-20 00:00:00
我是會用perl 做parsing的動作 有時也可以拿來gen rtl code特別是command register 制式的 或者是接線ad interfacemake file 我遇到是用在 寫script 讓自己按完enter 回家沒呀 我是看我們同事會這樣做 然後我們公司的tool大都用makefile 包裝了 我們越來越低能 只要打make all就好XD
作者: Acme ( )   2016-03-20 00:57:00
make all透露出你公司了
作者: kikichou (下個月爆忙)   2016-03-20 01:04:00
難道真的只有我認為python語法沒有較好寫嗎?orz
作者: locklose (允)   2016-03-20 01:33:00
我覺得 python 2 轉 3 語法改動太具有殺傷力就不用了
作者: vivid23 (vivid23)   2016-03-20 01:33:00
應該很多公司都用 make all 吧
作者: locklose (允)   2016-03-20 01:34:00
make all 很讚阿(?)
作者: YKM519 (來聊天吧)   2016-03-20 01:51:00
一堆公司用make all吧
作者: s09587 (小黑)   2016-03-20 02:46:00
M也是在那邊make all XD
作者: kamia (卡米亞)   2016-03-20 03:15:00
我們公司目前就是寫excel 按make all就有GDS了 XDXD
作者: Skylegend (ICE)   2016-03-20 06:47:00
會HSPICE寫netlist ,做AIC? 會類比的人不是因為他會寫HSPICE好嗎
作者: mcjk (beat me)   2016-03-20 09:28:00
Make all不是大家都這樣用嗎......

Links booklink

Contact Us: admin [ a t ] ucptt.com