PTT
Submit
Submit
選擇語言
正體中文
简体中文
PTT
Grad-ProbAsk
[理工] 計組-多重處理器 p.345
作者:
jean20157
(自然捲)
2019-11-04 10:25:03
https://i.imgur.com/ezDEmF2.jpg
https://i.imgur.com/w6JP0Up.jpg
Part (a)要求使用write-back, write invalidate
在event (7).時 P3 assign 15給a
但是卻沒寫入memory block
是因為write-back這個因素嗎?
我對write-back的理解是,當cache要被置換掉時才會寫入main memory
那在這題的情況下要如何判斷cache要被置換掉然後assign 新值至main memory呢?
作者:
DLHZ
( )
2019-11-04 13:00:00
要寫回去就是跟write back的條件一樣 內容被換了才會去更新
作者:
mistel
(Mistel)
2019-11-04 13:06:00
https://i.imgur.com/pTgE5BK.png
https://i.imgur.com/FWYOy3O.jpg
這題我是這樣寫 因為我覺得會比較清楚cache裡面的資料長怎樣@@拿這題來說就是P3要使用別的資料時才會主動寫回memory,這樣才是write back
作者:
jean20157
(自然捲)
2019-11-04 21:52:00
m大:所以像(5), p1要read c, 上面(4)的指令結果有被assign回memory block, 這樣就是write-back了對嗎?
作者:
mistel
(Mistel)
2019-11-04 22:14:00
對
繼續閱讀
[理工] 離散 清大 100 圖論
houallan5478
[理工] 離散第六章圖論
jimmy1112111
[理工] 101交大OS!
Aa841018
[理工] 計組 pipeline delayed branch
ouskit
[理工] 105台聯大線代
Yic0197
Re: [理工] 線代第八章觀念!
mi981027
Re: [理工] 線代第八章觀念!
DLHZ
[理工] 線代第八章觀念!
Aa841018
[理工] 離散 高斯符號
mandychad
[理工] 計組 ISA和cpu performance
mistel
Links
booklink
Contact Us: admin [ a t ] ucptt.com