https://i.imgur.com/MRaLusB.jpg
如圖，想請問練習題的2.敘述，此題的答案為2.和5.，但因為想問的問題只有2.的敘述，
所以只附一張圖。(想看完整的其他選項在張凡上冊p437，p438頁)
2.敘述中最後一段話:the number of pipe stages per instruction affects
latency，not throughput.
想問為何the number of pipe stages不會影響throughput?
因為我覺得pipeline會讓stage變多，進而使得cycle time減少，考慮整體指令的話，
一個指令的latency應該會減少，指令執行時間減少的話，throughput應該會增加才對。

2應該就單純講說cycle time影響的爲latency 跟throughput不是直接關係這樣

可能是因為他沒有講管線是否有均勻切割管線CPU的clock cycle是最耗時的某級管線處理時間如果切的不平均 那切再多clock cycle都不變

（5-1）+1000000 和（10-1）+1000000 有差嗎

不懂樓上的意思