1. PTT
  2. GIEE_SoC_V

[問題] assertion fail

作者: GJI4BP4 (SO嫩)   2012-03-22 15:25:29
請問
我都還沒做任何的的改動，直接make之後去跑dofile，卻產生以下fail infomation
logicSim: cktCell.cpp:389: virtual const BitVecX CktCell::getSimValue(const
CktOutPin*) const: Assertion `outPinWidth == _simValue.size()' failed.
請問這是因為尚未完成程式的關係嗎? 是正常的嗎?
作者: chengyin (EYingerE)   2012-03-22 15:35:00
很正常...因為你甚麼都還沒做..._simValue是garbage
作者: GJI4BP4 (SO嫩)   2012-03-22 15:55:00
喔喔 了解了 謝謝
繼續閱讀
Updated Binaries (Statically Linked)chengyin[問題]有關reference program kenylinProgrammer Guides to QuteRTL TodaychengyinRe: [情報] Test pattern 的 formatchengyin[情報] Test pattern 的 formatric2k1[公告] 停課通知ric2k1[情報] PA #1 is now onlineric2k1Re: ============= 分隔線出沒 請注意 =============ric2k1[情報] 2011 Hardware Verification Workshop …ric2k1[情報] 學期成績ric2k1

Links booklink

Contact Us: admin [ a t ] ucptt.com