[新竹/一般]誠徵工程助理/工讀生

作者: kate1112 ( )   2019-03-15 14:31:32
本人同意並願意遵守現行法律、本站使用者條款、本站各級規定、本板所有規範,
本人願意為本文內容負責,並保証本文內容皆詳盡屬實,若違反相關規範,願受處分。
提醒:上方二行文字不得刪除或變更,誤刪者應至本板使用規範第37條或z-53-3複製範本。
★為必填項目,缺項應保留空項目名稱,灰色文字得刪除之,各項均不得為「面議」。
本文僅授權發表於PTT實業坊,未經同意不得轉載至其它網站,本人保留一切訴訟權。
★《工作期間》
(不得連續工作逾6日、每週延時工作不得超過10小時、應依法提供例假與補休)
(外包承攬制之工作僅於「工作日期」欄位填寫「最遲交件日期」)
工作日期:通過面試後即開始上班
排班方式:周一至周五,雙方協調排班日
每日工作時間:9:00-18:00,可選上班時段
每日休息時間︰12:00-13:00
休息有無計薪供餐:無
★《工作待遇》
(法定最低工資為每小時新台幣150元,日薪、按件計酬換算時薪不得低於前開標準)
(總時數未滿1小時之工資應以1小時計算之、星期六日不等於國定假日)
(外包承攬制之工作僅填寫「平常日工資」與「工資發放日」二項)
 平常日工資:160-250元,時薪制
國定假日工資:依勞基法規定
延長工時工資:依勞基法規定
勞健保、勞退︰依法規頂投保、提撥
工資發放日:每月10號
★《工作內容》
1.協助在FPGA以verilog實現有限狀態機
2.完成主管交辦事項
3.態度積極,自我管理佳
4.電子電機資訊相關科系佳
5.有學習熱忱
工作地點︰新竹市慈雲路118號11樓之6
所需技能︰具使用FPGA經驗(ex:Xilinx Altera Lattice)
領域:數位電路設計
語言:verilog
★《事業登記資料》
(應填單位登記之完整名稱、完整地址,不得為簡稱、相對位置)
單位名稱:薪創科技
單位地址:新竹市慈雲路118號11樓之6
★《聯絡資訊》
楊小姐
電話:03-5797286
聯絡人姓氏稱謂︰楊小姐
聯絡方式︰[email protected](來信請附履歷及註明每周可固定
工作的時段,並留下姓名、電話以及可連絡時間)
是否回覆報名者:只回覆錄取者
◎《其他資訊》
(非特殊事由不得限定工作能力以外之徵才條件,受訓期間有勞務行為者應正常給薪)
需求人數:2
通知方式:電話、email
面試時間:無
受訓時間:無
截止時間:徵到為止

Links booklink

Contact Us: admin [ a t ] ucptt.com