※ 引述《Run0717 (潤)》之銘言：
: 恭喜考上中正資工所的學弟妹，
: 我是鍾老師的研究生，
: 以下提供我們實驗室的簡介，
: 讓有心投入 IC 設計領域研究的學弟妹多一個參考的方向。
: 實驗室中文名稱：矽感測器與系統實驗室
: - 英文名稱：Silicon Sensor and System Lab (S3Lab)
: 老師的個人網頁：http://www.cs.ccu.edu.tw/~wildwolf/
: 實驗室成員網頁：http://www.cs.ccu.edu.tw/~wildwolf/S3LAB.html
: 我們實驗室可以學習到非常底層的 IC 設計知識。
: 包含從 verilog code 的撰寫、利用 Synthesis 軟體完成 pre-layout simulation、
: 到後續的 auto placement & routing、post-layout sumulation、晶片 tape-out
: 等等完整的數位 IC 設計流程。
: 而這些 EDA tool 也是外面業界在使用的工具，
: 不怕畢業後找不到工作，進公司後可以立刻上手。
: 即使沒有任何 verilog code 的寫作經驗，
: 實驗室也提供了完整的訓練流程提供給新生，
: 讓新生從變數的宣告開始，到有能力完成整顆晶片的佈局設計，
: 除了講義之外，還有影音檔，有不熟悉的地方都可以多聽幾次。
: 老師本身非常具有教學熱忱，
: 無論是論文看不懂、電路設計遇到困難，
: 老師都很歡迎直接敲門去找他討論。
: 和老師的過程中，老師總是一針見血，馬上就找出我們的盲點，
: 自己也學習到該如何更全面的批判一篇論文的價值，
: 即便是一張圖也要能夠舉一反三。
: 我想大家最關心的應該是以下幾項 Q & A 時間：
: Q1: 如果我沒有 verilog 的底子怎麼辦？
: A1: 這內文剛剛有稍微提到過了，實驗室提供了完整的訓練流程給新生，
: 即使完全沒有底子也無妨，但是希望新生能夠有熱忱。
: Q2: 實驗室有沒有所謂的上班時間？
: A2: 原則上是沒有，除非如果你最近讓老師有大量的需求需要找到你時。
: (要改論文或是相關工作)
: Q3: 需不需要接國科會計劃？
: A3: 要。因為每個人的碩士論文題目就包含在國科會計劃中，
: 做計劃的同時，也就是在完成自己的碩士論文。
: Q4: 實驗室設備如何？
: A4：實驗室有 15 台工作站，提供電路模擬使用。
: 個人部份，每個人配有一台 CPU intel i5 等級以上的電腦 (新購入皆為i7)
: 以及 24" + 19" 螢幕各一個。
: 算是還不錯的研究環境。
: Q5: 老師會留人嗎？
: A5: 到目前為止，我的學長姊們都是準時畢業，還沒有被老師留過。
: 但是能不能準時畢業還是要看個人的努力程度。
: Q6: 實驗室薪水多嘛？
: A6：我們的經費來源來自國科會計劃，以及擔任助教的所得。
: 雖然沒有破萬，但個人覺得，已能滿足我在嘉義求學的需求。
: 如果還有想要知道更多的，歡迎寄信和老師約時間面談討論，
: 或是直接來資工館 408 實驗室，進門後直走左邊區域，來找我們聊聊。
: 相信如果你是對 IC 設計有興趣的同學，
: 鍾老師不會讓你失望。
: 鍾老師 E-mail: [email protected]
: S3Lab E-mail: [email protected]
原po你好 突然私訊你如果感到困擾先說聲抱歉
我是明年的考生想以中正為目標想請問如果考試放榜 鍾老師會被推甄的搶光嗎