台積電首度提及1奈米A10工藝 預計2030年完成
2023/12/28 15:16
【記者陳修凱／台北報導】
根據 Tom's Hardware 報導，在本月舉行的IEDM 2023會議上，台積電公開包含1兆個晶體
管的晶片封裝路線，這個計畫與英特爾去年透露的規劃類似。
https://i.imgur.com/IRTpp5b.jpg
台積電首度提及1奈米製程工藝，將在2030年完成。資料照片
當然，1 兆個晶體管是來自單個晶片封裝上的3D封裝小晶片整合，但台積電也在致力於開
發單個晶片2000億晶體管。
IT之家指出，為了實現這目標，該公司重申正在致力於2奈米級N2和N2P生產節點，以及 1
.4奈米級A14和1奈米級A10製造工藝，預計將於2030年完成。
此外，台積電預計封裝技術（CoWoS、InFO、SoIC 等）將不斷取得進步，使其能夠在2030
年左右構建封裝超過1兆個晶體管的大規模多晶片解決方案。
據IT之家之前報導，台積電在會議上還透露，其1.4奈米級工藝製程研發已經全面展開。
同時，台積電重申，2奈米級製程將按計畫於2025年開始量產。
https://tw.nextapple.com/finance/20231228/5E9A4FDD41CD1B3E46F32C25472CB07E