去年八月，小弟忝為台灣開源人年會(COSCUP)
〝Bringing Open Source Software to Hardware〞議程軌的主持人，
有來貴板面作些小宣傳： #1W-w6hiT (Tech_Job)
當天有一系列開放原始碼的半導體/IC專案議程，
目前錄影都已上線，包含— —
以Apache 2.0 授權釋出的Skywater 130nm PDK：
https://www.youtube.com/watch?v=ENi6FZsojeA
開放的RTL-to-GSDII flow，OpenLANE：
https://www.youtube.com/watch?v=A2FI8zep5zk
開放的FPGA設計框架，OpenFPGA：
https://www.youtube.com/watch?v=HH8fh5wBysY
開放原始碼的 RISC-V CPU設計，VexRISCV：
https://www.youtube.com/watch?v=rEJ_Hwiu1ag
現在，這一切都將組合在一起，
打造出設計與製造都完全開放的RISC-V eFPGA：CLEAR。
從頭到腳，每分每毫都是可以自由取得的專案。
此計畫預計在今年的4月搭上Skywater付費的MPW shuttle，
也因此，目前正在進行集資計畫中，目標金額跟數量其實不大：
75美金，200片（含PCB不含運費）。
預計大約9月份會開始出貨。
這顆eFPGA的功能性的確不強，
CPU core如上述提及，是一個開放原始碼的RISC-V：VexRiscv
FPGA fabric是用OpenFPGA框架產生
RAM block則是使用OpenRAM的RAM compiler生成
peripheral也非常簡陋，UART、SPI、GPIO，然後就沒了XD
但對此有興趣的同好，不妨當作打水漂買了片紀念品來試試看
募資連結：
https://tinyurl.com/4hjbhtub