版上的各位300+前輩們好
小弟有幸收到synopsys 邀約電話面試
職缺是Product Validation Engineer
碩班背景是國立電機ICS，做混合訊號PLL
有tape-out經驗
但上次使用到EDA軟體（Laker/ Virtuoso）應該是去年了
想請教這個職缺面試有什麼要注意的地方或是有相關職缺面試經驗分享
感謝各位前輩百忙之中回應我的問題，小弟萬分感激
明天面試結果不分好壞，P幣全數選一位送出
感激不盡。
作者: tkhan (腦殘綠吱吱) 2018-05-17 14:30:00
為何不問面試官？po這邊長官都看到了
作者:
jayouch (兔兔毛光光)
2018-05-17 14:56:00你剛畢業嗎......
作者:
j02850 (Blues)
2018-05-17 15:02:00po圖是很有證據沒錯啦...但是這樣你真的覺得好嗎
作者:
g7a7n7 (Caine)
2018-05-17 15:15:00Po圖很好阿，不然版友又該說唬爛
作者:
YU9527 (御少)
2018-05-17 16:30:00負責甚麼產品? 總之要會腳本驗bug 腳本語言perl.tcl要會然後virtuoso是C家的 現在S負責的產品應該是ICC2為主吧
作者:
yytseng (yytseng)
2018-05-17 17:53:00tool 測試吧..要求應該不高，所以新人也有機會
作者:
qqr29 2018-05-17 18:40:00不確定是不是跟你同一個職缺 印象中紙本測驗有C、verilog再來是要跟大陸那邊的腦筋急轉彎
作者: senjyu (Ryu Hayabusa) 2018-05-17 20:13:00
驗tool的，其實還蠻重要的。
作者:
derekQQ (å°å“ˆå“ˆ)
2018-05-18 00:37:00不太清楚，前女同學和她老公就在這間，去美國了~原本思源，被併後就去美國