※ 引述《zcliu026 (中港阿志)》之銘言：
: 剛好翻到這篇舊文 裡面有些預測現在看起來似乎有點失準
: 例如文中提到2022年 CMOS的發展就會走到物理極限11nm
: 不過現在看來這個所謂的"物理極限" 很有可能在明年就可以達到
: 而且還很有機會在往下走XD
: 沒有要吐槽原po的意思 畢竟以當時的觀點來看 原po說的其實算中肯
: 只是沒料到科技的發展如此神速 一切都讓人始料未及
: 有沒有專業的大大要評論一下的
zcliu026大您誤會了
ITRS 所說的 11 nm 是 "Physical gate length"，
就是晶片切開來看到的真實寬度，
你提到要量產的 10 nm，只是個名字，
或者說是 "drawn gate length"，電路設計時讓你畫爽的...
網路查一下，就會看到 Intel 22 nm 產品，
gate pitch 是 90 nm，gate length 是 30 nm，(咦?)
22 nm 既不是 half-pitch，也不是 gate length，
只是個名字......。
事實上，gate 微縮的物理與製程問題都已經遇到了，
因此各家的 gate length 不一定照著摩爾定律縮，(每代0.7x)
甚至連 gate pitch 都沒乖乖縮，
真正照摩爾定律縮的，只有你看到名字而已。
所以，要做工程相關的討論，
還是要看真正的gate length才準。

等效這麼久了他還不知 何必解釋

你講的也不是重點 摩爾定律真正要講的是成本poly pitch才是真正關鍵

樓上教主

樓上教主?

照教主這樣講 metal pitch, fin pitch 都是關鍵我只是要指出不能只看世代名稱來斷定摩爾定律的存續

樓上你講的還是不對摩爾定律在講的東西是成本metal pitch跟fin pitch對成本的影響遠不及poly pitch

感恩教主，讚嘆教主!!我是忠實信徒!!

教主認真說話的樣子好迷人

你電路只畫 poly ? poly pitch 充其量只影響一個方向微縮你要達到微縮降成本 當然要搭配 metal 和 fin pitch

無聊 你覺得fin pitch縮到多小可以影響inv size?digital flow談gate count談transistor count談poly pitchmetal pitch跟fin pitch提到的機會都小很多 為捨摸自己想一下就懂惹 別自己在那邊亂猜

去 google nature最新那篇news就有寫了是錢的問題XDthe chips are down for moore's law

的確是錢問題 摩爾定律=生產成本降低

主要是poly pitch，但10nm以下DFF size 也會受到metal pitch限制而需變大。

長知識

教主別逗了... poly pitch 決定 INV cell area 的寬度壓縮高度就要藉由縮小 fin 與 metal pitch 來達成在比較各家產品時 最基本的就是先看 poly fin metal 的搭配

,,,,

說中文好嗎

板上有GG星人可以參戰嗎？

學生我來吸經驗值了

摩爾定律只是預測數量的成長，有管到裡面長怎麼樣，製程要多少nm嗎？

什麼教主，量子處理器才是未來

zenta 你沒碰過finfet就不要拿出來給大家笑惹gate height影響因素很多 fin pitch頂多mos部分y重點是 你覺得fin pitch很好縮嗎?

Yodofu也懂?

說到這葛metal優 很多人都忘惹 好幾年前gg剛弄finfet那時候還叫14nm 結果就是因為metal的問題 改拿20來套改叫16 當初我在某篇推文底下爆卦 還有人不信嗆我

正解wwww

這已經很白話了啊怎麼還有人說說中文好嗎XD

信教主得永生ob'_'ov

媽我來拜教主了

我覺得Zenta/obov其實都沒說錯 只是看的東西不同obov講的po pitch是最終結果 fin/metal pitch只是其中

不能同意obov再多

反正現在也是拿 10 來套 7 啊 說法人人會喊的

7的yield已經贏10了

7的RD team 就是強 元祖團隊就是猛

但是7的電阻值...

7 + 16 >>>>>> 10 + 20

老曹 VS 老吳!

GG的16poly pitch比20大..

我就是在做FinFet的 往10 7 5 哪一代 fin pitch 沒往下縮除GG 20->16外, 哪一家公司的產品這三個pitch沒一起縮?微縮cell size這三個東西就是要一起配合而且教主..我講的是cell height, 為什麼扯到gate height ?fin pitch 影響MOS大小, 也影響N/P距離,一組CMOS就撐大啦

我說的gate是logic gate很簡單的問題喇 作個dff poly pitch少10%跟fin pitch少10%哪個對area影響比較大?當然所有的東西對area都有影響 但是影響多少排序很明顯你如果有在做 也知道哪種好縮哪種難縮你回去看看你開頭那葛gate length 還不覺得自己沒概念亂屁?

要活就要戰 ob'_'ov

教主你去切14/16看看gate length多少啊？我說tech node數字不等於gate length 是現實，你在這裡放再多屁也切不出14nm的gate length另外，很難縮不用你講大家都知道...fin 有深寬比的問題poly窄metal gate很難填，然後cut的overlay也難啊~foundry跟IDM現在都在成本、微縮面積、效能上想辦法平衡你的dff，如果NP space跟著fin pitch一樣縮10%，那結果就是兩個cell size都一樣縮10%啊，只是縮不同方向而已，搞笑

zenta大講的很精闢，教主的cell architecture不及格哦

"如果NP space跟著fin pitch一樣縮10%" 這你說縮就縮歐

metal pitch需要跟fin pitch 有公倍數的關係，std-cell的高度(例如9T)又是取決於metal pitch然後，back-end routing area又跟metal pitch 有強烈的正相關在ARM core 的design，metal pitch 的重要性甚至大於polypitch(你可以問問公司的APR工程師)

SRT0619 我直接問你八 你今天縮fin pitch 同樣std cell效能能用ㄇ這就好笑惹 你說的是哪家的arm core還有不要忘惹 當代soc最佔面積的早就不是cpu core惹優

fin pitch 通常在研發定案後就不會輕易再動了，poly pitch也差不多但可以撐大，唯一自由度比較高的是metal pitch,跟fin number

你說不會輕易再動的東西 那還提出來幹嘛實務上就是 大客戶會去嗆ploy pitch foundry就去想改結果就是能玩的先從poly pitch開始

縮 poly pitch 是跟良率過不去，速度也會變慢，不是你想縮就可以縮

起碼比fin pitch好談客戶找foundry靠北的排序 歷史上十之八九都從poly pitch開始吵整個產業客戶方這方面的人員也都從這裡開始動你還不覺得poly pitch比其他重要ㄇ?

這就是客戶需要重新檢視的地方，以A9來說吧，GG poly pitch 90nm, 三爽是78nm 小了15%, 數字很漂亮吧！結果呢？面積比GG是小了9%，但速度慢10%，良率更是一半都不到，這樣有比較好？

那葛我不能講太多QQ

S大專業 講得這麼明白NP space通常會跟fin pitch一起縮啊 on-grid是目前的主流但也會有沒 on-grid 的啦.. 你以後就知道了