各位好!本魯從去年六月到現在前面了許多公司，
由於本版受益良多，所以也分享一下我面試的部門的情況，
我的學歷是私大物理學士，114物理碩士，
面試的公司有一些是9月退伍前找的，雖然有兩間錄取
但沒有很喜歡也就就去玩了一陣子，然後就一直到現在了。
我做的研究還有修的課都很學術，
大學做核物理，研究所做量子資訊，
修的課都像是相對論、非線性動力學這類的，
什麼電子學還是半導體製程跟元件物理壓根沒碰過，
當時後想法很天真，想說反正許多東西都是進了公司在學，
也就只學一些覺得有意思的東西，
現在是真蠻後悔的，一點求生技能都沒有，所以找工作一直不順利。
雖然有自己自修半導體元件物理跟製程，但一些大廠壓根不問，
就只看你成績單上有沒有修過相關課程。
台灣晶技(研發工程師):
這家是在清大校園徵才時發現主管跟我一樣的學經歷，
考專業科目(石英震盪器)問RLC電路的eq是長什麼樣子
壓電材料誰發明的、什麼材料有壓電材料的性質這類的，
跟主管面試就只是自我介紹跟介紹論文，
之後主管就帶我參觀他們的辦公室，感覺就跟念碩班一樣，
一個辦公桌給你，旁邊有實驗室，要做些什麼自己去踹。
第二次面試是董事長直接面試，會問你要怎麼帶人。
但他希望我當下就答應要去那裏，我就有點傻住，
畢竟這是我第一次面試，也才看這一家而已。
薪資: (N-7)*(16-18)，責任制且無加班費。
群創(TFT Array製程整合工程師)
先是要求我自我介紹，
後來問了你知道TFT Array製程嗎?
因為有做過功課，我講到一半，他就說我合格了，
也問了我對於面板業了解多少?
當下就說希望有機會再見面，如果你有想要來的話XD
之後人資就說錄取了。
薪資: (N+1)
台積(南科-製程整合)
問的問題大概都是板上給的考古題，
你遇到最大的挫折是什麼?
遇到你不想做的事情你該怎麼辦?你的缺點是?
最困難的問題是能否舉個三個人以上合作，
你們遇到衝突或是意見相左是怎麼解決的例子?
最後，主管說我以為你有修過半導體課程才叫你來的，
結果想當然爾，但她覺得我人不錯，就推薦給不用相關知識的部門。
台積(南科-defect team)
這也是屬於製程整合裡面的其中一個部門，
工作內容是首先會用KLA機台scan整個wafer的表面
"粗略"觀察wafer表面的defect情形，將scan到的defect定位，
再利用SEM review該定位點 "詳細"觀察defect型態。
比較難回答的是除了實驗課以外的成績都很好，你怎麼不去RD?
你以後會不會去RD?以及遇到工作量太大你應該怎麼做?
當下以為只要表現得夠奴才行，
就回答會自己加班做完，以及找有空的同事幫忙 。
我是事後看到別人的文章才發現，
原來主管想聽的是要適時反映loading。
結果:感謝函
聯電(南科-製程整合工程師)
考邏輯跟英文，說來慚愧，邏輯寫太慢所以1/3沒寫到分數才12x。
後來跟主管面試就聊一些基本款像是工作期許、遇到的最大困難
以及介紹研究所做的事情，
最後他說你應該沒問題，希望有我的加入可以更接近台積一點。
BUT 人生最重要就是這個BUT，我沒有面試到人資。
後來他們說你是不是看網路上寫沒有面到人資就是沒上?
但實際上是看主管，有些是二面時才會面人資。
結果:無聲卡
聯電(竹科-非揮發元件研發工程師)
跟主管面試一樣聊基本款跟介紹研究所做的事情，
還有問對於e-flash懂多少?
因為有做功課，所以有答得出來。
最後主管說你應該沒問題但他們還要找人陸續面試才會做決定。
這次終於有面到人資，問的問題也是基本款。
薪資: N*14+分紅 結果:感謝函
聯電(竹科-模型技術研發工程師)
工作內容主要是客戶會給你設計圖,
你需要模擬各個元件兜在一起後,會不會出問題
這應該是遇過最強的怪，先是三個小主管面試，
自我介紹跟介紹論文，後來換資深的主管來面，
當下問MOSFET怎麼操作、什麼是基板效應、短通道效應，
下午等了三個小時，換一個女處長來面試也是考半物，
由於我只準備MOSFET的工作原理跟四大製程在做些什麼，
所以很慘，處長也表明說部門裡面隨便找個人來都講得比你好。
結果:感謝函