原文標題：三星4奈米邏輯晶粒 良率破4成
※請勿刪減原文標題
原文連結：https://ynews.page.link/HGEU2
※網址超過一行過長請用縮網址工具
發布時間：時報資訊
2025年4月18日 週五 上午8:1
※請以原文網頁/報紙之發布時間為準
記者署名：(新聞來源 : 工商時報一陳穎芃／綜合外電報導)
※原文無記載者得留空
原文內容：
時報-台北電】SK海力士至今稱霸DRAM市場，但三星電子正努力追趕，並在近日達到新的里
程碑。《朝鮮日報》引述消息報導，三星晶圓代工事業以4奈米製程進行邏輯晶粒測試生產
的良率已突破40％，為新一代高頻寬記憶體HBM4打好基礎。
報導稱，三星旗下掌管半導體業務的裝置解決方案部門（DS）主管全永鉉近日透過內部信件
稱讚晶圓代工同仁，因為4奈米邏輯晶粒測試生產良率已從最初的15％～19％水平提升到40
％以上。
邏輯晶粒是HBM4記憶體晶片堆疊的重要控制元件，因此三星為了提升邏輯晶粒性能不斷嘗試
新技術，終於有所成果。一名產業專家表示：「初期良率能達到40％堪稱相當優秀，足以開
始規劃商業量產。」
自從兩年多前生成式AI市場起飛後，高頻寬記憶體（HBM）便廣泛應用在輝達及其他廠牌AI
處理器，吸引SK海力士、美光及三星投資發展HBM，但三星HBM良率始終落後對手，導致SK海
力士及美光搶下多數輝達訂單。
目前市面上最新的HBM3E仍由SK海力士及美光吃下大半市場，於是三星決定全力投入下一代H
BM4研發。
相較於SK海力士及美光委託台積電代工邏輯晶粒，三星善用自家代工技術，以彈性的客製化
晶片做為優勢。
然而，光是邏輯晶粒良率提升還不足以保證三星HBM4能打贏對手競品，因為三星打算以邏輯
晶粒結合10奈米等級DRAM（1c DRAM）打造12層HBM4，必須確保1c DRAM量產品質穩定，才能
贏過SK海力士在HBM4採用的1b DRAM技術。
另一方面，封裝技術也是HBM4的成敗關鍵。三星HBM採用熱壓縮非導電薄膜（TC-NCF）技術
進行堆疊，但該技術散熱效果有待改善。
Counterpoint Research統計，今年第一季SK海力士在全球DRAM市場拿下36％市占率，主因
是HBM需求延燒。相較之下，三星市占率約34％。(新聞來源 : 工商時報一陳穎芃／綜合外
電報導)
心得/評論：
海力士已經打算用GG 3nm邏輯晶粒做HBM4
三星卻打算用自家4nm來做
不就說明自家的3nm不行嗎？
再說三星HBM3E都過熱，驗不過了。
用自家4nm來做HBM4不會更熱？
※必需填寫滿30正體中文字，無意義者板規處分