原文標題：
台積電2022北美技術論壇發表3、2奈米製程架構，超低功耗與3D矽堆疊提供整合與突破性
解決方案
原文連結：
https://bit.ly/3O05OGD
發布時間：
2022/6/17
記者署名：
黃松勳
原文內容：
台積電於6月16日在2022年北美技術論壇(TSMC 2022 North America Technology
Symposium)上展示了其先進邏輯、專業和3D IC技術的最新創新，其中展示了下一代先進2
奈米製程技術(N2)的奈米片電晶體，以及首次亮相將用於3奈米製程技術N3和N3E的獨特
FinFlex™技術。
N3和N3E製程技術採用TSMC FinFlex™架構
台積電的3奈米製程將於2022年下半年進入量產階段。台積電表示，TSMC FINFLEX™的革
命性架構創新，可為設計人員提供無與倫比的靈活性，同時也提供不同標準單元的選擇，
其中3-2鰭(Fin)配置可提供最快的時脈速率及最高的效能支援最高要求的運算需求；2-1
鰭配置可提供最高功耗效率、最低的功耗與漏電、以及最高的密度；2-2鰭配置可提供高
效效能，達到效能、功耗效率與密度之間的最佳平衡。TSMC FinFlex™架構讓客戶可以創
建SoC設計，精確調整以滿足需求，優化每一個功能區塊的鰭配置來達到性能、功耗、面
積微縮目標，以協助客戶能將產品快速上市和快速量產。
N2技術採用奈米片電晶體架構
台積電的N2技術代表著比N3技術更顯著的進步，在相同功耗下速度提高10-15%，或在相同
速度下功率降低25-30%，這開啟了高效性能新時代。N2技術將採用奈米片電晶體架構，在
性能和功耗效率方面提供全節點改進，進而能協助客戶下一代產品的創新。除了行動運算
基準版本之外，N2技術平台還包括一個高效能變體，以及完整的小晶片整合解決方案。N2
技術預計將於2025年開始生產。
精進超低功耗技術
在超低功耗方面，奠基於過去N12e技術，台積電正在開發N6e技術，提供邊緣人工智慧和
物聯網設備所需的運算能力和能源效率。N6e將基於台積電的先進7nm製程技術，預計邏輯
密度是 N12e的三倍，未來將作為台積電超低功耗平台的一部分，並針對邊緣人工智慧和
物聯網應用的綜合邏輯、射頻、模擬、嵌入式非揮發性記憶體和電源管理IC提供完整的解
決方案組合。
突破性的3D矽堆疊解決方案
在3D矽堆疊解決方案上，台積電在先進封裝技術平台TSMC 3DFabric™上也展示了
TSMC-SoIC™晶片堆疊的兩個客戶應用突破性解決方案：
1. 世界上第一個基於SoIC的CPU，採用晶圓上堆疊矽晶片(CoW)技術來堆疊三級快取靜態
隨機存取記憶體(SRAM)
2. 使用晶圓上堆疊晶圓(WoW)技術將突破性智能處理單元堆疊於深溝槽電容器晶片之上。
由於CoW和WoW的N7晶片已經投入生產，對N5的技術支援，預計將於2023年進行。為滿足客
戶對SoIC和其他TSMC 3DFabric™系統整合服務的需求，全球首家全自動3DFabric廠將在
2022年下半年投產。
心得/評論：
台積電N3和N3E製程將採用新技術FinFlex™架構，N2技術預計將於2025年開始生產。