: : 但據業界人士表示，台積電及三星的試產版本在5月底送出後，運算效能沒有太大差異，
: : 但三星14奈米試產的處理器晶片尺寸，居然比台積電16奈米試產晶片尺寸還大。也因此，
: : 考量到A9處理器進入量產之後的良率及成本之後，台積電順利搶得訂單，並在6月正式進
: : 入量產。
: : 3.心得/評論(必需填寫)：
: : A9 台積全拿, 張董說今年要比去年多賺15%
: : 看來已是不爭的事實，你~~ 準備 All in了嗎!?
: chip不都由apple設計的嗎?
: 為何要試產後才知道chip size差異?
: 不太了解,有專業人士可以說明嗎?
: 但據業界人士表示，台積電及三星的試產版本在5月底送出後，運算效能沒有太大差異，
: 但三星14奈米試產的處理器晶片尺寸，居然比台積電16奈米試產晶片尺寸還大。也因此，
: 考量到A9處理器進入量產之後的良率及成本之後，台積電順利搶得訂單，並在6月正式進
: 入量產。
依我在GG與豬屎屋十幾年的經驗(目前已經離開那鬼地方了)
覺得這新聞有點鬼扯
怎麼會是產出後才知道三星的尺寸比較大
一般設計晶片是這樣的
fab晶圓廠必須提供design rule給豬屎屋
豬屎屋在使用spice模擬設計好電路之後(在豬屎屋大部分時間都做這部分)
再來是由layout工程師使用晶圓廠提供的design rule製作layout
製作出來的晶片大小跟劃layout人的功力有關,當然也與design rule有關
如果fab製程能力強,元件之間或線與線之間距離可以更靠近
也就是design rule可以卡的很緊,電性格絕沒問題,線與線不會短路
這樣劃出來的layout尺寸當然會比較小
layout劃好你的晶片size就確定了啦
怎麼可能是晶片製作出來才知道尺寸大小...真的是鬼扯蛋
簡單的說
layout就會是晶圓上實際的圖案(跟書本上看到的電路樣子差很多)
這圖案就是用來製作光罩...
光罩就是晶圓製作過程用來曝光用,將光罩上圖案轉移到晶片上...
已經說得有夠白話 看不懂就跳過...