Verilog已進入死胡同求開竅(作業文)

作者: appleswill (Cheryl)   2020-03-24 04:19:47
大家好
目前嘗試實作LC64 processor
已經困住2個禮拜不知道哪裡有問題
只好來向板上的高手求一點提示
若違反版規請板主刪除 謝謝
Assembly:
期望lw 完畢後cmp若相同則跳到start處
https://i.imgur.com/rSXy5vD.png
Display出來卻只有reg2:
https://i.imgur.com/DeOeKMv.png
這就算了, 居然ja
https://i.imgur.com/14e6Rgn.png
上網比對別人寫過的, 也查不出有什麼問題
懇求高手看穿真相給予指教
感謝萬分
code很長, 放在這邊:
https://github.com/maysa92/LC64-MIPS/tree/master/cmp.ja

Links booklink

Contact Us: admin [ a t ] ucptt.com