https://www.jedec.org/sites/default/files/Brett%20Murdock_FINAL_Mobile_2024.pdf
https://www.jedec.org/news/pressreleases/jedec%C2%AE-releases-new-lpddr6-standard-enhance-mobile-and-ai-memory-performance
https://tinyurl.com/mr8z9s43
資料傳輸數據為10667MT/s和14400MT/s，有效頻寬約相當於28.5GB/s ~ 38.4GB/s
性能部分
每個Die有2個子通道，每條子通道有12條資料訊號線(DQs)以最佳化通道性能
每條子通道會包含4個指令/地址(CA)訊號，可有效減少封裝時的接點錫球數輛並提高存取
資料速度
靜態效率模式下可支援更大容量的RAM配置，針對動態突發的資料長度可達32B或64B
支援動態寫入NT-ODT，使RAM能根據負載量調整ODT改善訊完整率
能源部分
LPDDR6會要求使用VDD2電力傳輸技術(且需要使用2組VDD2線路)，所需的電壓會比LPDDR5
還要更小。除此之外還包含
支援交替時脈命令輸入，以提高性能和效率
透過動態電壓頻率縮放(DVFSL)可讓LPDDR6在低速運行時可降低VDD2供電
動態效率模式下使用單一子通道介面(主要運用在低供耗和低頻寬環境)
支援自主更新和主動重新整理以減少重新整理時的供耗
安全性與可靠性
支援逐行啟動計數(PRAC)來確保DRAM的資料完整性
Carve-out Meta模式被定義為通過關鍵任務分配特定的記憶體區域以提高可靠性
支援可編碼鏈路保護以及ECC
支援命令/地址(CA)奇偶校驗、錯誤清除和內建自我測試(MBIST)以提升可靠性
至於顆粒製造商(三星、美光、海力士)對於LPDDR6的規範都表達正面支持的態度