※ 本文是否可提供臺大同學轉作其他非營利用途？（須保留原作者 ID）
（是／否／其他條件）： 否
哪一學年度修課： 109-1
ψ 授課教師 (若為多人合授請寫開課教師，以方便收錄)
劉宗德
λ 開課系所與授課對象 (是否為必修或通識課 / 內容是否與某些背景相關)
電機系大學部選修
δ 課程大概內容
VLSI design concepts and implementation flows
Foundamentals of hardware discription language and logic design
Synthesizable coding and testbench writing
Synesis
VLSI design techniques
Analog design environment
Layout and DRC
LVS, streaming, and post-simulation
(以上取自CEIBA)
因為老師是類比跟數位通吃，所以課程內容就包含類比跟數位兩部分。
前半學期的作業跟期中project是寫verilog，後半學期會寫一點spice，
期末project則是要畫出一顆ALU。
Ω 私心推薦指數(以五分計) ★★★★★
η 上課用書(影印講義或是指定教科書)
老師跟助教的投影片
μ 上課方式(投影片、團體討論、老師教學風格)
都是投影片上課，設計觀念會由老師上課，軟體操作跟技巧則是助教上課。
每次助教教完新的軟體之後會有Lab可以跟著助教一步一步做。
沒有考試也不點名，幾乎全部都是作業跟project的分數。
σ 評分方式(給分甜嗎？是紮實分？)
扎實，好像沒調分
Homework 24% (6%*4)
Lab 6% (1%*6)
Midterm Project 35%
Final Project 35%
ρ 考題型式、作業方式
都是線上繳交的實作作業，每次作業都會有兩個星期的時間可以寫。
Project則會有四個星期的時間可以運用。
沒有期中期末。
ω 其它(是否注重出席率？如果為外系選修，需先有什麼基礎較好嗎？老師個性？
加簽習慣？嚴禁遲到等…)
建議先修過交換電路與邏輯設計跟電子學再修。
因為這門課是數位類比都有，所以老師說不建議已經確定志向的來修，不然會有
一半的時間在上自己沒興趣的內容。
如果修過CVSD的話老師也不建議修這門課，他說這門課太簡單。
Ψ 總結
因為我沒有選演算法，所以這門課應該是我大三上花最多心力的課，老師跟助教
都很認真，而且因為小班制的關係上課速度很彈性，作業寫不出來助教也很願意花時間救
你，應該可以說是很溫馨的班級吧。
作業是真的有點多，但是撐過上半學期之後下半學期還滿輕鬆有趣的，作業二大
概是這門課的filter吧，本來有二十幾個人，作業二完剩下十二個，然後就持續到期末了
VLSI應該是相隔十幾年再一次開課，但老師跟助教把整個課程規劃得很好，雖然
有點累但是是可以負荷的量，但我猜作業跟project題目應該會逐年調整，例如今年的兩個
project都是從IC設計競賽改過來的，所以助教都會說可以一天解決。
這門課其實跟系上的導論概論例如生工概或是奈電導不太一樣，扎實程度應該是
EDA導論等級的，但應該是大三以上才有時間修這門課所以也不用太擔心。也是有同學同時
有演算法跟web programming還來修還拿A+。如果想對各種積體電路設計技巧有些認識，真
的很推這一門課。如果連著下午的IC設計一起修，兩邊都會修得還不錯，但會沒時間吃午
飯，很不方便。
其實我發這篇文是要來謝謝助教的啦，問問題幾乎都秒回給分也大方，最後還幫
我把分數扣在A+的底，超暖。