[家教] 中永和 Xilinx入門與Verilog討論

作者: amaue   2018-07-16 15:05:35
1.對象: 30,男
2.地點: 永和/中和
3.科目:xilinx (Zynq 702)vivodo hls入門與Verilog程式討論
4.上課時間:與老師再商議,原則上一到兩次短期結束,每次1到3小時
5.時薪:800元,可議
6.條件:了解與使用HLS圖像設計,color filter或圖像亮暗辨識的設計
7.聯絡方式:請先以站內信並附上電話/line id即可,謝謝

Links booklink

Contact Us: admin [ a t ] ucptt.com