題目:https://rapid.lib.ncu.edu.tw/cexamn/exam/EC02_109_02.pdf
想和大家對一下答案> <
計組的部分有和補習班答案對過惹，OS的部分沒有找到答案，
有錯的地方再請大家指正惹~
1.不太確定題目要問什麼，如果問CPI就是C，如果問pipiline和un-pipelined speedup
的話就是none，補習班答案是給none @@
2.C
3.ACE
4.BD
5.AE
6.ABD
7.ACE
8.AC (C不確定)
9.ABCD (D不確定)
10.E
11.ACD
12.BCD
13.BCE
14.BDE
15.D
16.CE
17.ADE
18.AC
19.BD
20.DE
13.
https://i.imgur.com/vX8RGjL.jpg
另外想請問大家13題CE為什麼錯呢?
C 我的想法是single-cycle instruction 像是lw指令，不是會用到register file兩次嗎?
這樣不是就用到兩次functional unit了嗎 > <?
E 我印象中是multiple比較適合@@，不過張凡解答說single比較適合，請問是為什麼呢?
另外想再請問D為什麼對呢?
如果multicycle沒有stage 切割沒有balance的狀況下效能應該不一定會比single好(?
17.
https://i.imgur.com/tySAMGf.jpg
還有想請問17題的D
昨天找很久還是沒找到答案QQ
target address不是會在relocation後才會知道最後真正的位置嗎?
而且應該beq比較完register值有沒有相同才知道會不會跳
為什麼在compile time就可以知道了呢?還是我有誤會的地方嗎QQ
謝謝大家 > <

想請問為什麼你認為第8題沒有A打錯 *C15我有寫A 好奇你的想法17我沒選D 不過我不確定…18沒選A 19有選D 其他一樣

17.D應該是在processor

我 9 有寫 A，我的想法是 TLB miss 在 multilevel page的時候會需要比較多時間去找 page table，所以比較有利><然後想問 6 妳是怎麼想的 我完全跟妳選相反QAQ

9D sjf是non preemptive 喔 srtf 才是preemptive版的sjf

9.ABC 12.ABCD感謝Try大

13E不知道為什麼張凡並沒有選，說是single比較適合9答案洪寫ABCD

19題有D，張凡有改答案

原來要從processor跟kernel thread的方面下手 感謝try大不過我猜 D 只是 processor 數量等於 2 的 B 而已 很猶豫到底該不該選QQ

13題D 張凡說mips的reg file設計算是特例 正常只會用到各個功能單元一次13 E pipeline 電路就是從single cycle machine電路修改而來的啊 multicycle電路裡面多了很多暫存器 長得不太一樣

那14題的B呢?

請問13D我覺得不一定multi比較好欸，有時候single不是會比multi好嗎？

請問17題有確定答案了嗎喔喔所以補習班是ade? 等考完台大我再來研究一下中央考古 有想法再來回覆原po考試加油

Branch target指的應該是true時會跳去的地方 compiler排完指令的順序之後它就會知道目標相對於beq的位置差多少 所以才會有PC = PC + imme*2的那個imme出現 個人淺見～

想要借版順便問一下去年資演最後一題，4C。我的想法是用0-1背包解，權重設為1有N個物品，但要如何讓它滿足「3」個數字和為M?

有大大可以解答計系的6和20D選項嗎