[理工] 計組下冊196!

作者: Aa841018 (andrew)   2019-10-11 06:50:41
https://i.imgur.com/Nej0fgy.jpg
https://i.imgur.com/GS6gStH.jpg
124(2)想了很久想不出來,藍色字是我做的假設,結果也矛盾
請問這題應該怎麼做?
作者: mistel (Mistel)   2019-10-11 21:46:00
AMAT=hit time +miss rate莪iss penalty
作者: DLHZ ( )   2019-10-11 21:46:00
你要不要把你的假設打出來 這部分套amdahl公式而已
作者: Aa841018 (andrew)   2019-10-11 22:19:00
我是假設原本的沒有cache只有Main memory,然後新的增加一個L1 cache。Tu表示level 1 hit time,Tm表示Main memory hit time,然後T1同時表示Main memory的hit time?.....我就是卡在這,latency到底是不是hit time啊?意思是我要寫解答的答案或是Tm/(Tu+(1-H)*Tm)都可以嗎(如果T1=Tm的話)………感覺總有哪裡不太對
作者: ekids1234 (∵:☆星痕╭☆)   2019-10-11 22:58:00
其實我也被搞混了 一開始會覺得 T1 是 miss penalty不過 也許他說的T1是 load all data from lower 的總時所以 penalty 要套 Tm ? 我的理解是這樣不過這是看了答案後才這樣想的
作者: mistel (Mistel)   2019-10-11 23:24:00
https://i.imgur.com/eHgYiMh.png我覺得all data stored in lower level memory那句只是指下層的記憶體就是最底層了...我覺得應該沒有特別的意思@@
作者: Aa841018 (andrew)   2019-10-12 07:50:00
謝謝,我懂了!

Links booklink

Contact Us: admin [ a t ] ucptt.com