Re: [理工] 107台科 計組(control signal)!

作者: wei12f8158 (WEI)   2019-01-27 18:18:25
請問一下這題8th cycle的Forwarding B答案是不是錯了?
https://i.imgur.com/Y4buIT5.jpg
https://i.imgur.com/kHRjsLG.jpg
https://i.imgur.com/sRNPzhw.jpg
我排出來是這樣,xor的rt跟or的rd有data hazard,所以EX的Forwarding B應該要設成01
去抓ME的data這樣對嗎?
想確認一下,謝謝~
※ 引述《Aa841018 (andrew)》之銘言:
: https://i.imgur.com/SNOG29T.jpg
: https://i.imgur.com/kSTn2DI.jpg
: 這題一直搞不懂,因為以cycle來看的話,同時會有不同指令在不同階段執行,那也就

: 說有可能一方面mem write=1另一方面MemtoReg=1嗎?
: 我是以這為前提去做,卻發現有些矛盾的地方,比如說:9 cycle時,沒有任何指令的I
D
: 在執行,但RegDst卻=1、7 cycle forward A=00 forward B=01
: 但我算卻是 instruction 4 forward instruction 5
作者: h12360110 (DaiDai)   2019-01-27 18:38:00
你把線仔細看清楚
作者: wei12f8158 (WEI)   2019-01-27 20:03:00
https://i.imgur.com/8HHZfvy.jpg 有點搞混,Forwarding B應該要走這條對嗎?
作者: YOAOY (賽特列斯)   2019-01-27 21:07:00
零號暫存器沒有資料相依的概念 所以forward_B 設00 沒錯
作者: wei12f8158 (WEI)   2019-01-27 22:23:00
喔喔原來是這樣,謝謝樓上大大!

Links booklink

Contact Us: admin [ a t ] ucptt.com