1. PTT
  2. Grad-ProbAsk

[理工] 計組 clock cycle time和multilevelcache

作者: q5332159 (chiu)   2017-09-25 16:25:11
老師上課的時候說
CPU的clock cycle time取決於第一層cache的hit time
不太懂到底為什麼
如果沒有hit的話不是還有penalty時間嗎？
麻煩各位解答~~先謝謝大家了><
作者: can18 (18號)   2017-09-25 18:40:00
miss的時候會stall pipeline
作者: q5332159 (chiu)   2017-09-25 19:34:00
了解~謝謝!!
繼續閱讀
[理工] 資結 OBST求搜尋成本s1020824[理工] 計組 管線危障 p.457painechaos[理工] 線代-89成大統計qaswed101[理工] 計組 pipline clock cycle timejerry900287[理工] 資結 雜湊在鏈結中的計算Xunion[理工] 計組 效能p.333painechaos[理工] 計組forwardingleoone[理工] 計組 RAID 97台大資工 張凡下冊280頁27JKLee[理工] 線代 eigenvaluejerry900287[理工] 線代 對角化 代數/幾何重數s1020824

Links booklink

Contact Us: admin [ a t ] ucptt.com