[理工] 資料路徑與控制

作者: ninutemaid (美粒果打錯)   2016-11-18 15:31:29
不知道為啥不能上傳相片,直接用問的
可以問一下為啥張凡的
Rtype路徑是Imem,reg,mux,alu,mux,reg
Lw路徑是Imem,reg,alu,dmem,mux,reg
可是課本的確是
Rtype路徑是Imem,reg,mux,alu,mux
Lw路徑是Imem,reg,mux,alu,dmem,mux
作者: hopward (hopward)   2016-11-18 17:12:00
Rtype跟lw最後有write back的動作 所以最後要加一個reg阿課本lw那個是錯的吧,lw在reg後並不會經過mux阿 會經過mux的是經過sign extension後過來的16bit constant
作者: ken52011219 (呱)   2016-11-18 17:25:00
可否提供個頁數@@? 不同的題目條件也不同
作者: ninutemaid (美粒果打錯)   2016-11-18 17:44:00
,白算盤中文版後面題目4.7 ,4.10,4.10和張凡的一模一樣但各自表述
作者: ken52011219 (呱)   2016-11-18 17:55:00
這個前幾篇我有回應,4.10 要求的是signal 不太一樣4.7 就是一般的題目了已Lw為例 delay time 總不可能memwrite 在reg後才傳到, 整個cycle早就做完了@@~MEMread

Links booklink

Contact Us: admin [ a t ] ucptt.com