並沒有，九月準備發布的10nm 12代 Adler lake會震驚世界，core問世以來最可怕的一
次升級幅度，也是intel憋超久的大招
簡單介紹一下12代 Alder Lake是個什麼東西
12代桌面版本最多採取8+8的設計，也就是8個大核心加上8個小核心的設計
大核心的單核心性能對比skylake 架構的10代提升了整整50%，小核心則是用大核心1/3
的面積達到skylake 架構同等的IPC
同時也是首個支援pcie 5.0 ddr5的桌面cpu
“大小核”，或者更正式的稱呼為“異構多核”，在ARM晶片裡幾乎100％普及了，也開
始要進入消費級X86 PC端了（Alder Lake）。 看到“大小核”越發廣泛的背後，是否想
過為什麼現在會有越來越多，越來越複雜的“大小核”設計？
“異構多核”（大小核）出現的初衷是很簡單的，就是與之對應傳統“同構多核”提升
遇到了位移。雖然在不同場合，這個替代的具體緣由可能不一樣，但最後也都 差不多可
以歸結為，在有限成本下，無法權衡單核性能與其他性能的提升。例如在移動端，造成
控制和成本是首要因素，要提升單核無可避免地讓核心更胖， 如果保持同構多核，胖核
心在佔有管理的劣勢到手機續航變的不太可用，胖核心的成本劣勢也會讓手機多核性能
堆不上去。
越是通用化的設計其執行效率就越低，因此對於大小核的提升思路，我把它稱為更為精
細的情況，進行案例級優化，針對不同的場景（案例）使用對應優化設計的 核心，在不
需要的半導體製造技術和晶片架構設計突破的前提下，獲得整體使用場景下的提升。這
種針對特定場景，犧牲的通用性來換取提升的方法也並非“大小核”所特有的， 回到A
lder Lake在這裡，我們來看一看為什麼Alder Lake會選擇替代多核設計？換而言之，i
皇在持續的情況下，實際上我們常見的GPU，NPU，DSP等也都是秉承著類似的思路。 提
升單核心性能上遇到了什麼問題？
儘管Alder Lake並非針對手機設計的晶片，但Alder Lake也被大規模地用在筆電，從而
也是Alder Lake必須考慮一個問題。I皇一直以來堅持同構多核設計，其設計也一直 在
性能和性能控制上做的不錯，對於i皇這本不是一個急需改變的地方
但是AMD靠著低功耗設計（低功耗製程+閹割外圍L3)在筆電上帶來了低功耗加上8核心的
設計，把i皇打了個措手不及。
不過當然，AMD的Zen2 8核並不見得是導致Alder Lake大小核的直接原因，從Alder Lak
e的設計週期來看，確定大小核是在這兩個產品之前的，更多的是i皇是從ARM已有的大小
核那裡汲取的靈感
現在不可能拿到Alder Lake多具體的數據，對於其最後的大小核效果只能大概從i皇大
小核的試驗品Lakefield中來看看
Intel的小核心相對於大核心，在單核心 輸出低於65％的性能的時候都是足夠的合格比
優勢的，在最低值上也是有相當的優勢。通過應用小核心，可以在低性能負載的時候獲
得更高的消耗率， 改善發熱
就像在剛剛的Lakefield中，四個小核心Tremont組成的面積只是1.3個大核心的大小，
單核心的Tremont更弱。 但是整個整體卻能提供更多的性能
更高的性能密度可以降低提升多核性能的成本，並且進一步放大在多核性能上的優勢比
優勢。在相同的面積下，更高的性能密度意味著可以採用頻率的頻率輸出，從而實現 在
Lakefield的具體實現中，四個小核心可以提供雙向於大核心的多核性能下並保持1.2倍
的增大比，或者在輸出相同多核性能的情況下， 提供超過3倍的預期比優勢
簡單來說，同樣的面積，比起做16個大核心，不如做8個超大核心跟個cp值小核心。同時
保有超強單核心性能的同時用小核心用極小的面積換來不錯的多核性能
至於大小核心優化問題不用擔心
第一 i皇的大小核架構非常簡單好判別的
第二 i皇之前做那垃圾1大4小的筆電cpu就是給win去優化的，wintel不是叫假的
結論
今年九月要發表的12代，單核心爆炸強，支援一堆新標準
桌面用的8+8，小核心用很少面積拿來補多核性能
筆電用的最高6+8,小核心順便可以讓待機能耗大幅進步
3月出的11代半年就被放生，別想不開去買