PTT
Submit
Submit
選擇語言
正體中文
简体中文
PTT
CSIE_R202
[DCL ] Final Project Code
作者:
LogicLab
(202TA)
2011-01-13 09:45:54
各位同學,
恭喜大家順利完成Demo,目前還有兩件事情請各位同幫忙:
1.甘老師要求各組將程式碼放到課程網頁,
大家可以參考第29組的作法,將code放到網路空間。
2.期末report有些組別還沒完成,請各位盡速完成。
Deadline延長到今日(13號)晚上11:59。
成績的部分會在下個星期三or四公布在202門口。
請同學注意,到時候會再公告。
繼續閱讀
[DCL ] 重要~! DCL發票請在本週四中午12:00前交到202
LogicLab
[DCL ] 提醒明日(三)有講解 @R103 13:30
LogicLab
[DCL ] 期末專題及器材(重要!!)
LogicLab
[DCL ] Lab3未Demo組別 今天下午5:20最後機會~!!!
LogicLab
[DCL ] 未登計操作時段名單
LogicLab
[DCL ] 數位電路實驗時間規劃
LogicLab
[DCL ] LAB3~LAB6登記以及注意事項
LogicLab
[DCL ] 本周三1:30 甘宗左老師最後一次實驗講解
LogicLab
[DCL ] 第三次實驗登記
LogicLab
[DCL ] 請問如果助教列的時間都不行
anfranion
Links
booklink
Contact Us: admin [ a t ] ucptt.com