PTT
Submit
Submit
選擇語言
正體中文
简体中文
PTT
CSIE_R202
[DCL ] 實驗六的正反器Simulation
作者:
LogicLab
(202TA)
2009-11-05 16:45:44
關於實驗六的第一部分
原本要求同學實作一個JK Flip-Flop並跑Simulation
現在多要求同學加入Clear及Preset的功能
相關電路圖已經更新在實驗六的投影片上
多加這兩條線是為了能初始化 Flip-Flop 上 Q 的值
如果沒有先初始化的話
Simulation會無法跑出正確的結果
(因為在JK Flip-Flop中, Q會被當成input輸入)
繼續閱讀
[DCL ] 關於實驗四的正負號加減
LogicLab
[202 ] 本學期202實驗室借用時間
LogicLab
[DCL ] Demo時間
LogicLab
[DCL ] 實驗四講解
LogicLab
[DCL ] 實驗三講解
LogicLab
Re: [DCL ] 實驗1-2的照片
LogicLab
[DCL ] 實驗1-2的照片
LogicLab
[DCL ] 實驗1-2的時間
LogicLab
中秋文旦
LogicLab
[DCL ] 實驗操作課程的一些小提醒
LogicLab
Links
booklink
Contact Us: admin [ a t ] ucptt.com