[請益] spi的pull-up 電阻 ando5566 PTT批踢踢實業坊

作者: ando5566 (風雲變色) 2021-03-23 02:58:27

使用的pic18單晶片，其SPI 如果設置成cmos push pull輸出，而非open drain，但仍在pi
n腳上加上pullup電阻，在pull high時是不是slew rate提升效果能由pullup 電阻來控制？
自己是這樣認知，不知道想法是否有錯？感謝指導！

作者: Lipraxde (Lipraxde) 2021-03-24 00:14:00

沒那個必要

作者: yunnlai (none) 2021-03-24 00:21:00

MCU 的 GPIO pin 到周邊 IC 會加 pull-up/down 電阻的原因是:在電源(3.3V/5V)起來後,到config敘述時(這時才設

作者: Lipraxde (Lipraxde) 2021-03-24 00:24:00

Push-pull 的輸出 Hi 時直接就讓上面的 MOSFET 導通了，不需要額外加個電阻慢慢拉就算你加 pull-up 電阻，Hi -> Lo 變快了，那 Lo -> Hi就不用管了？

作者: yunnlai (none) 2021-03-24 00:25:00

置成 push-pull output 或 open drain), 將該 pin 維持在High 或 Low level,以維持周邊IC該pin電位.避免周邊IC被 enable 誤寫資料進去.而不是控制 SR.

作者: Lipraxde (Lipraxde) 2021-03-24 00:28:00

一般會用 reset 去控制周邊吧？

作者: yunnlai (none) 2021-03-24 00:29:00

不然就是不管三七二十一就加吧, 未細究其必要性.大部分的 configurable GPIO pin 在 reset 之後, 都是input state. 至於 input state 時的內部等效電路,就要看該 MCU 的 data sheet 才知道.

作者: Lipraxde (Lipraxde) 2021-03-28 03:23:00

啊...不用太在乎成本的話確實浪費些沒關係...

作者: SAYYA (YA) 2021-05-04 15:04:00

bus loading對slew rate的影響比pull high電阻大多了一般pull high/low視你使用哪顆spi device而定,看datasheet

繼續閱讀