[理工] 計算機組織 pipeline triumphant10 PTT批踢踢實業坊

[理工] 計算機組織 pipeline

作者: triumphant10 (yu12510) 2021-12-23 22:05:39

請問

假設在沒有 strctural hazard 以及 cache miss 的狀況下
這兩題的 clock cycle 的數量要怎麼計算 ?
第一張圖的SUB和ADD會產生data dependecy
所以是要等到WB後才能執行ADD的IF嗎 ?
(3-1)+5+4 = 11
第二章圖也是一樣嗎 ?
這兩題我實在看不太懂
麻煩大家指點一下

作者: Tommnny (Tommynofinger) 2021-12-23 23:04:00

剛好寫到這是師大的萬年題目吧有forward就是7跟8沒有forward就是9跟11

繼續閱讀

[理工] 請問有關線性代數allen79119 [理工] 清大計科 100(4) 101(14)foogty [理工] 電磁學transmission linemarytw18 [理工] 交大數學 103(5) 104(5)foogty [理工] 108成大程設 top-downTommnny [理工] 108成大資工計系Tommnny [理工] os memory問題camry2009 [理工] 河內塔recurrence relationstarQJ [理工] 電路圖starQJ [理工] 電磁學 smith chartwedffcss0020