https://i.imgur.com/rAAPFCR.jpg
這題的b題，請問為什麼是這樣算
老師用的數字是不是叫我們背的multicycle CPI?
但為什麼要乘16？
然後FP系列的是直接歸屬於R-type嗎？
https://i.imgur.com/xRfUNSN.jpg
洪逸給F T F
但我不太懂跟減少TLB miss的關係
b是可以解釋說猜的夠準TLB miss就會下降嗎？
c用TLB reach解釋？
感謝各位，再堅持一下

a.是題目給的拖延時間，不是老師要我們背的CPI

實際的運作CPU跟FPU應該是分開的，不然CPU都要等浮點數運算也太慢了，但實際怎麼運作我也不太知道QQ

表格中列出每個指令用到那些stage(Ex.load 5個 、add 4個) 平均每個指令用到的stage數=指令比例*stage個數 16ns為最長stage時間 最後答案為平均stage數*stage時間

Y大想請問一下，題目是說用milticycle，為什麼是找最長的stage，不是應該是用最長的instruction的時間嗎？

最長instruction time是 single cycle 可以參照(a)小題multi-cycle的clock time是以最長stage為參考

借問:(b) jmp部分3*0.02 3是怎麼來的? 不是只有IF時間嗎

我猜是打錯(？) 張凡給的答案常常有地方會打錯

感謝y大 ，我懂了QQ剛剛看到為什麼jump只有memory的2ns，他不會經過ALU或是reg 之類的嗎？

第6 reduce TLB miss 我是想說可以減少miss penalty 或者miss ratea選項level上升 時間成本提高所以Fb一開始就先預測好 所以可以減少在第一次從disk載到Mem的時間所以Tc page size 變小 page table 變大 要從page table找指定頁成本變大 所以F想法如果有錯還麻煩更正

我覺得 (a)level提高，page數量仍然一樣TLB miss不會降低 (b)跟你一樣 (c)page size變小,page數變多， TLB miss會增加

page size 下降 但數量上升 page table 大小應該不變 ?不過因為數量上升仍然是 miss rate 上升這樣想對嗎?但是如果把 page size 想成 cache size, 那上升是不是也可能會上 miss rate 減少 ?